English
全部
搜索
图片
视频
地图
资讯
更多
购物
航班
旅游
笔记本
报告不当内容
请选择下列任一选项。
无关
低俗内容
成人
儿童性侵犯
时长
全部
短(小于 5 分钟)
中(5-20 分钟)
长(大于 20 分钟)
日期
全部
过去 24 小时
过去一周
过去一个月
去年
清晰度
全部
低于 360p
360p 或更高
480p 或更高
720p 或更高
1080p 或更高
源
全部
Dailymotion
Vimeo
Metacafe
Hulu
VEVO
Myspace
MTV
CBS
Fox
CNN
MSN
价格
全部
免费
付费
清除筛选条件
安全搜索:
中等
严格
中等(默认)
关闭
筛选器
0:23
YouTube
Sly Fox electronics
Verilog for Beginners: build basic logic gates on FPGA (with testbench simulation)
🎬 Verilog for Beginners: Build Basic Logic Gates on FPGA (with Testbench Simulation) Welcome to Sly Fox Electronics – where learning digital design becomes clear, hands-on, and exciting! 🚀 In this video, you'll take your first real step into the world of FPGA programming and digital electronics by writing and simulating basic logic ...
已浏览 758 次
3 个月之前
短视频
0:54
已浏览 390万 次
How to Reset iPhone Using Computer: Step-by-Step Guide
marlonwireless
2:55
已浏览 725 次
Digital Clock Generation in Verilog & SystemVerilog | Duty Cycle, Ramp, & More!
Chip Logic Studio
Verilog Tutorial
2:07
Types of Modeling in Verilog Explained in 60 Seconds! 💡 #Verilog #Shorts
YouTube
Chip Logic Studio
已浏览 22 次
1 个月前
2:58
SystemVerilog vs Verilog in 60 Seconds! | Key Differences Explained
YouTube
Chip Logic Studio
已浏览 26 次
1 个月前
0:14
Verilog models of One Even Parity Generator and One Even Parity Checker- Basy 3
YouTube
Noah Peterson
已浏览 496 次
2022年3月2日
热门视频
1:22
🔧 Verilog MUX Design & Testbench in 60 Seconds! 💻 | Digital Design Basics
YouTube
Chip Logic Studio
已浏览 28 次
1 个月前
1:00
System Tasks in Verilog | Part-3 | $time, $stop, $finish | Timing Control Tasks with Examples
YouTube
VLSI FOR ALL
已浏览 1631 次
2024年8月14日
0:27
Use of Verilog in vlsi || Importantance of Verilog in Semiconductor || How to learn Verilog | #vlsi
YouTube
Aditya Singh
已浏览 562 次
7 个月之前
Verilog Examples
1:01
Verilog Implementation of '1111' on 7-Segment Display of Basys 3 FPGA
YouTube
Success Point for VLSI
已浏览 254 次
8 个月之前
1:13
⚖️ 2-Bit Comparator in Verilog + Testbench in 60 Seconds! | Digital Logic Explained 💡
YouTube
Chip Logic Studio
已浏览 25 次
1 个月前
1:39
Verilog Data Types Explained in 60 Seconds! 🔧💡 #Shorts #verilog #digitaldesign #fpga
YouTube
Chip Logic Studio
已浏览 10 次
1 个月前
1:22
🔧 Verilog MUX Design & Testbench in 60 Seconds! 💻 | Digital Design Basics
已浏览 28 次
1 个月前
YouTube
Chip Logic Studio
1:00
System Tasks in Verilog | Part-3 | $time, $stop, $finish | Timing Cont
…
已浏览 1631 次
2024年8月14日
YouTube
VLSI FOR ALL
0:27
Use of Verilog in vlsi || Importantance of Verilog in Semic
…
已浏览 562 次
7 个月之前
YouTube
Aditya Singh
2:55
Digital Clock Generation in Verilog & SystemVerilog | Duty Cycle, Ramp
…
已浏览 725 次
1 个月前
YouTube
Chip Logic Studio
1:01
Verilog Implementation of '1111' on 7-Segment Display of Basys 3 FPGA
已浏览 254 次
8 个月之前
YouTube
Success Point for VLSI
0:29
Mastering VCS- A Step-by-Step Tutorial for Verilog Compiler Simu
…
已浏览 206 次
2024年5月23日
YouTube
VLSI Techno
1:00
Verilog Structural Design|System Verilog Structural Modeling |half a
…
11 个月之前
YouTube
Tech Spot with Harish Goupale
1:13
⚖️ 2-Bit Comparator in Verilog + Testbench in 60 Seconds! | Digita
…
已浏览 25 次
1 个月前
YouTube
Chip Logic Studio
0:42
Half Adder Design using Gate Level Modeling in ModelSim | Verilog Tu
…
已浏览 444 次
2024年6月9日
YouTube
Electro DeCODE
0:45
What is verilog || Verilog HDL shorts || #digitaldesign #verilog #rtldesign
已浏览 149 次
2 个月之前
YouTube
ALL ABOUT VLSI
2:35
Verilog Code flip flop & latch Part 3
已浏览 31 次
3 周前
YouTube
Chip Logic Studio
0:46
Boost Readability with Underscores in Numbers : Verilog Coding Hack!
已浏览 695 次
11 个月之前
YouTube
Karthik Vippala
2:07
Types of Modeling in Verilog Explained in 60 Seconds! 💡 #Verilo
…
已浏览 22 次
1 个月前
YouTube
Chip Logic Studio
2:51
How MDAC works in Pipelined ADCs | Verilog-A modeling and Output A
…
已浏览 166 次
2 个月之前
YouTube
Success Point for GATE
0:56
Creating an Array with Ascending Values | SystemVerilog Constrain
…
已浏览 939 次
2024年6月29日
YouTube
PODCAST-with-NAVNEET
0:34
🎓 Top 10 Verilog Projects for BTech & MTech Students in VLSI🎓 #vlsidesi
…
已浏览 727 次
7 个月之前
YouTube
ProV Logic
2:58
SystemVerilog vs Verilog in 60 Seconds! | Key Differences Explai
…
已浏览 26 次
1 个月前
YouTube
Chip Logic Studio
0:21
VHDL vs Verilog: Which HDL Should You Choose?
已浏览 1029 次
9 个月之前
YouTube
TheFPGAMan
0:59
Generate Prime Numbers with Constraints in SystemVerilog #tec
…
已浏览 3752 次
2024年6月25日
YouTube
PODCAST-with-NAVNEET
0:56
How to Write a Constraint to Generate Real Numbers Between
…
已浏览 436 次
2024年7月7日
YouTube
PODCAST-with-NAVNEET
0:59
Creating a 1st Order Low-Pass Filter Using Floating-Point IP in Xilinx Vi
…
已浏览 1111 次
2024年7月5日
YouTube
Here is Anatolii
1:00
Rotate an Array Clockwise by One Position in SystemVerilog! #vlsi #
…
已浏览 286 次
10 个月之前
YouTube
PODCAST-with-NAVNEET
1:00
Creating a Singleton Class in SystemVerilog #techshorts #navn
…
已浏览 289 次
2024年7月25日
YouTube
PODCAST-with-NAVNEET
0:54
How to Reset iPhone Using Computer: Step-by-Step Guide
已浏览 390万 次
2022年12月22日
TikTok
marlonwireless
5:12
Black Women Using the Rose Toy: How to Use It Step by Step
已浏览 310万 次
2022年9月25日
TikTok
juwandabosslife
0:12
Replying to @iliketelekenisis The safe way to get these little balls ou
…
已浏览 260万 次
2023年5月26日
TikTok
chrissy.j.xx
0:54
The ART of Cream Foundation - Skin Prep & Application Tutorial
已浏览 87.4万 次
2023年4月10日
TikTok
paintedbyspencer
0:14
Comment which “ADMIN COMMANDS“ I should do NEXT In
…
已浏览 100万 次
2023年12月13日
TikTok
lanaslifeee
0:34
Avoid Getting Caught Using ChatGPT for Assignments
已浏览 170万 次
2023年10月23日
TikTok
itsjustizzyog
观看更多视频
更多类似内容
反馈